

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 01-238321

(43)Date of publication of application : 22.09.1989

(51)Int.Cl.	H04B	1/10
	H03H	7/01
	H03J	3/08
	H04B	1/18

(21)Application number : 63-066094

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 18.03.1988


(72)Inventor: ABE SHUJI

#### (54) INPUT CIRCUIT FOR TUNER

(57)Abstract:

**PURPOSE:** To block leakage of a high channel signal and a local oscillating frequency by acting a 1st varactor diode controlled in common by a tuning voltage for varying the cut-off frequency and acting the 2nd varactor diode for varying a trap frequency.

**CONSTITUTION:** When a tuning voltage  $V_t$  is varied with the frequency of a desired reception channel, the capacitance of a varactor diode VD4 is varied to shift the cut-off frequency of the low pass characteristic. The varactor diode VD5 is varied to shift the trap frequency if the trap circuit  $V_p$ . The cut-off frequency of the low pass characteristic by the 1st varactor diode VD4 is shifted to block the high channel frequency being a back-talk disturbance surely. Moreover, the capability excluding input leakage of a local oscillating frequency is high.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

訂正有り  
⑪ 特許出願公開

⑫ 公開特許公報(A) 平1-238321

⑬ Int. Cl. <sup>4</sup>	識別記号	庁内整理番号	⑭ 公開 平成1年(1989)9月22日
H 04 B 1/10		H-6866-5K	
H 03 H 7/01		A-7328-5J	
H 03 J 3/08		6866-5K	
H 04 B 1/18		A-7189-5K	審査請求 未請求 請求項の数 1 (全7頁)

⑮ 発明の名称 チューナの入力回路

⑯ 特 願 昭63-66094

⑰ 出 願 昭63(1988)3月18日

⑱ 発 明 者 安 部 修 二 埼玉県深谷市幡羅町1-9-2 株式会社東芝深谷工場内  
 ⑲ 出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地  
 ⑳ 代 理 人 弁 理 士 伊 藤 進

## (57) 【要約】

〔目的〕チューニング電圧によつて共通に制御される第1のバラクタダイオードをカットオフ周波数の可変のために、第2のバラクタダイオードをトラップ周波数の可変のために機能させることにより、ハイチャンネル信号及び局発周波数の漏洩を阻止する。

〔構成〕チューニング電圧 $V_t$ が、希望とする受信チャンネルがの周波数に合わせて可変されると、バラクタダイオードVD4の容量が変化し、ローパス特性のカットオフ周波数を移動させる。またバラクタダイオードVD5が変化することにより、トラップ回路 $V_p$ のトラップ周波数を移動させる。第1のバラクタダイオードVD4によるローパス特性のカットオフ周波数が移動することによつてバックトーク妨害となるハイチャンネル周波数の阻止が確実に行われる。また局発周波数の入力漏洩を排除する能力も高い。

【チューナ 入力 回路 チューニング 電圧 共通 制御 バラクタ ダイオード カットオフ 周波数 可変 トラップ 周波数 機能 ハイチャンネル 信号 局発 容量 変化 ローパス 特性 バックトーク 妨害 阻止 入力 漏洩】

(2)

1

2

## 【特許請求の範囲】

信号源にパラレル接続の第1のコンデンサとシリアル接続のコイル及び第2のコンデンサから成る並列接続との組合わせ回路を多段接続し所定のローパス特性を有するようにしたローパスフィルタと、  
このローパスフィルタにおける前記第1のコンデンサのいずれかを兼用し、該ローパスフィルタのカットオフ周波数を可変する第1のバラクタダイオードと、  
この第1のバラクタダイオードとチューニング電圧によって共通に容量が可変される第2のバラクタダイオード<sup>10</sup>を有し、この第2のバラクタダイオードにおける容量の変化によって前記ローパス特性部にトラップ特性部を作りこれを変化させるトラップ回路とを具備したことを特徴とするチューナの入力回路。

(3)

⑩ 日本国特許庁(JP)

訂正有り  
⑩ 特許出願公開

## ⑫ 公開特許公報(A) 平1-238321

⑤ Int. Cl.<sup>4</sup>

識別記号

庁内整理番号

④ 公開 平成1年(1989)9月22日

H 04 B 1/10  
H 03 H 7/01  
H 03 J 3/08  
H 04 B 1/18H-6866-5K  
A-7328-5J  
6866-5K  
A-7189-5K 審査請求 未請求 請求項の枚 1 (全7頁)

④ 発明の名称 チューナの入力回路

⑥ 特 願 昭63-66094

⑥ 出 願 昭63(1988)3月18日

⑦ 発 明 者 安 部 修 二 埼玉県深谷市橋羅町1-9-2 株式会社東芝深谷工場内

⑦ 出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

⑦ 代 理 人 弁 理 士 伊 藤 進

## 明 細 書

## 1. 発明の名称

チューナの入力回路

## 2. 特許請求の範囲

信号源にパラレル接続の第1のコンデンサとシリアル接続のコイル及び第2のコンデンサから成る並列接続との組合わせ回路を多段接続し所定のローパス特性を有するようにしたローパスフィルタと、

このローパスフィルタにおける前記第1のコンデンサのいずれかを並用し、該ローパスフィルタのカットオフ周波数を可変する第1のバラクタダイオードと、

この第1のバラクタダイオードとチューニング電圧によって共通に容量が可変される第2のバラクタダイオードを有し、この第2のバラクタダイオードにおける容量の変化によって前記ローパス特性部にトラップ特性部を作りこれを變化させるトラップ回路とを具備したことを特徴とするチューナの入力回路。

## 3. 発明の詳細な説明

## 〔発明の目的〕

## (産業上の利用分野)

本発明はチューナの入力回路に係り、詳細には入力信号が広帯域の組合に、ローチャンネル受信時にハイチャンネル信号によってバックトーク現象が起きて受信特性が悪化することを防止したチューナの入力回路に関する。

## (従来の技術)

CATV受信装置では、アップダウン方式のダブルヘテロダインチューナが採用されている。このアップダウンチューナでは第1局部発振器の発振周波数を入力RF信号に合わせて變化させ、第2の局部発振器の発振周波数を固定して所望のCATV放送信号を受信するようにしている。

第7図はCATV用アップダウンチューナの構成を示すブロック図である。ケーブルテレビジョン信号(以下、RF信号)はハイパスフィルタ71及びローパスフィルタ72を通過して第1混合器73に入力され、第1混合器73はバッファアンプ75

(4)

## 特開平1-238321(2)

を介して供給される第1局部発振器74からの局部発振出力によって動作し、第1中間周波信号(以下、第1IF信号と称する)を出力する。第1局部発振器74はチューニング電圧 $V_t$ により発振周波数が制御され、例えば、660～1150[MHz]の周波数の範囲で可変される。入力RF信号は、例えば50～550[MHz]の範囲の信号であり、第1IF周波数は、例えば、610[MHz]に設定してある。

第1混合器73からの信号はバンドパスフィルタ76、第1IFアンプ77及びバンドパスフィルタ78を介して第2混合器79に導かれる。第2混合器79は第2局部発振器80から出力される局部発振出力により第2IF信号を生成し、生成された第2IF信号は、バンドパスフィルタ81を介して通常のTV受信機で受信可能なRF信号として出力する。尚、ローパスフィルタ72の特性はバラクタダイオード等の可変容量素子を用いてチューニング電圧 $V_t$ によって変化させることができる。

このようなチューナの動作を説明する。

第1局部発振器74がチューニング電圧 $V_t$ に基づいて周波数 $f_1$ の局部発振出力を発生すると、この局部発振出力と、ローパスフィルタ72を通過した周波数 $f_{in}$ の入力RF信号とが第1混合器73において混合され、 $f_1 - f_{in}$ (=610[MHz])の第1IF信号が生成される。

ここで、第1局部発振器74はチューニング電圧 $V_t$ を高くすると、高い周波数の局部発振出力を発生し、 $V_t$ が低いと、低い周波数の局部発振出力を発生する。そして、例えば、50[MHz]のローチャンネル信号を受信する場合は、チューニング電圧 $V_t$ を低下させて、局部発振出力を660[MHz]にする。ところが、例えば、550[MHz]のハイチャンネル信号がハイパスフィルタ71及びローパスフィルタ72を通過して第1局部発振出力により周波数変換されると、これにより生成される周波数変換成分は、ローチャンネル信号の周波数に近くなり、入力端子側に漏洩する成分で610[MHz]付近のIF成分を作ってしまう。このような妨害をバックトークと呼んでいる。ま

た、ローチャンネル受信時においては、局部発振出力が低周波側に移動するので、そのときの局部発振出力が入力端子側に漏洩(以下、入力漏洩と称す)し収束特性を悪化することも考えられる。

このため、ローパスフィルタ72は、チューニング電圧 $V_t$ によって特性が変化するようにし、特にローチャンネル受信時にトラップ及びカットオフ特性が顕著に現れるようにして上記バックトーク特性及び入力漏洩特性による妨害を受けないようにしてある。

第8図はローパスフィルタ72の具体的な構成を示す回路図である。

第8図において、端子Pinにはハイパスフィルタ71からの信号が導かれ、この端子Pinはインダクタンス及びコンデンサによりトラップ回路を構成する並列接続P1に接続されている。並列接続P1は更に更にインダクタンス及びコンデンサのトラップ並列接続P2、P3が直列接続されている。また、端子P1aと基準電位点との間にはコンデンサC1aが接続され、P1及びP2の接続点と

基準電位点との間、並びにP2及びP3の接続点と基準電位点との間にコンデンサC1b、C1cがそれぞれ接続されている。更に、終段の並列接続P3は、その出力端側と基準電位点との間にコンデンサC1dが接続されている。これらP1、P2、P3及びコンデンサC1a、C1b、C1c、C1dはチエビシェフ型ローパスフィルタ72'を構成している。

上記ローパスフィルタ72'の出力端は、トラップ周波数補正用のトラップ回路を構成するインダクタンスL1、L2の直列接続を介して端子Poutに接続され、インダクタンスL1、L2の接続点と基準電位点との間にはコンデンサC2、インダクタンスL3及びバラクタダイオードVD1が直列に接続されている。そして、バラクタダイオードVD1には抵抗R1を介してチューニング電圧 $V_t$ が印加されている。この構成により、チューニング電圧 $V_t$ を変化させると、バラクタダイオードVD1の容量値が変化しローパスフィルタ72の特性を第9図に示すように変化する。

(5)

## 特開平1-238321(3)

第9図は第8図に示す回路の周波数特性を示す特性図であり、縦軸は周波数を縦軸はレスポンスを表す。

第9図において、実線はチューニング電圧 $V_t$ が高いときの特性を示しており、カットオフ周波数として略550 [MHz]を呈している。また、破線はチューニング電圧 $V_t$ を低くしたときの特性を示している。このように第8図に示す回路は、カットオフ周波数近傍の部分でトラップ特性Aを作りバックトーク特性を改善しようとしている。この特性Aの位置がチューニング電圧 $V_t$ の低下に伴い下側に移動してハイチャンネル周波数を排除しようとするものである。

しかし、上述した第8図の回路は、トラップ特性Aの位置が下側に移動するにつれて、カットオフ点より高い上側のトラップ特性Cと特性Aとの間にレスポンスが高くなる特性Bが生じ、この特性Bの帯域を通過したハイチャンネル信号でバックトーク特性が悪化する。また、特性Cは、第1局部発振周波数域に対応して入力増強を改善して

いるが、実線の特性よりレベルが上昇しそれだけ改善度が悪化している。そこで、第10図に示す回路が提供されている。

第10図はローパスフィルタ72の他の例を示す回路図である。第10図において、第8図と同一の構成要素には同一の符号を付している。

点線内に示すローパスフィルタ72'は第8図と同様にLとCの組合わせによって構成されている。この回路は、上記ローパスフィルタ72'と端子Poutとの間にインダクタンスL4、コンデンサC3、C4によりローパス特性のカットオフ周波数が定まる特性補正フィルタ72Aを設けたものである。この特性補正フィルタ72Aは、コンデンサC3、C4と基準電位点との間にそれぞれバラクタダイオードVD2、VD3が接続されている。これらバラクタダイオードVD2、VD3は各カソード側に抵抗R2が接続され、チューニング電圧 $V_t$ は抵抗R3を介してバラクタダイオードVD3に印加され、更にその電圧が抵抗R2を介してバラクタダイオードVD2に印加されている。

第11図は第10図に示す回路の特性を示す特性図であり、実線はチューニング電圧 $V_t$ が高い場合の特性を、破線はチューニング電圧 $V_t$ が低い場合の特性を示している。また、A'、B'、C'は第9図における特性A、B、Cの周波数域と対応している。この特性から理解されるように、特性補正フィルタ72Aは、第9図のBに示したように、レスポンスの高くなる特性を形成することなく、ローパスフィルタ特有の右下がりスロープがそのまま左側に移動するような補正を行うものである。これにより、チューニング電圧 $V_t$ が低い場合には、カットオフ周波数部分(特性B'域)から第1局部発振周波数(C'部分)域での減衰量が得られ、入力増強特性は著しく改善されている。

しかし、特性A'を第10図と比較すると、十分な減衰量を得ることができず、この部分においてバックトーク特性が悪化してしまう。

(発明が解決しようとする課題)

このように、チェビシェフ特性を有するロー

パスフィルタによって入力周波数を規制する従来の回路は、第1局部発振周波数の漏洩とハイチャンネル信号の漏洩を防止するため、ローパスフィルタ特性のカットオフ点での特性を、トラップフィルタやローパスフィルタを2段で構成する等の回路手段を講じて補正している。しかし、上記各妨害成分を両方とも十分に減衰させることが困難で、トラップフィルタと、ローパスフィルタとを併用することで解決するしか方法がなかった。このため、回路構成が複雑化して部品点数が増加するなどの欠点があった。

本発明は上記問題点を解決し、簡単な回路構成でバックトーク特性及び入力増強特性を著実に改善することができるチューナの入力回路を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、アンテナを信号源とし、第1のコンデンサとコイル及び第2のコンデンサから成る並列接続との組合わせ回路により所定のローパス

(6)

## 特開平1-238321 (4)

特性を有する入力ローパスフィルタを設け、第1のコンデンサのいずれかを並列する第1のバラクタダイオードによりこのローパスフィルタのカットオフ周波数を可変し、この第1のバラクタダイオードとチューニング電圧によって共通に容量が可変される第2のバラクタダイオードを有するトラップ回路によって前記ローパス特性部にトラップ特性部を作りこれを変位させるものである。

## (作用)

このような構成によれば、チューニング電圧によって共通に制御される第1、第2のバラクタダイオードのうち、第1のバラクタダイオードがカットオフ周波数の可変のために、第2のバラクタダイオードがトラップ周波数の可変のために機能する。これより、ローチャンネル信号受信時の入力選別特性は、トラップ周波数の移動によって発生するレスポンスの大きな特性部がカットオフ周波数が下側へ移動したローパス特性によって押さえられた特性となる。このため、上記レスポンスの大きな特性部に基因するハイチャンネル信号

及び同周波数の漏洩を阻止することができる。

## (実施例)

以下、図面に基づいて本発明を詳細に説明する。第1図は本発明に係るチューナの入力回路の一例を示す回路図である。第1図において第8図と同一の構成要素には同一の符号を付す。

第1図において、端子PinにはRF信号が導入される。インダクタンス及びコンデンサによりトラップ機能を果たす並列接続P1、P2、P3及びコンデンサC1a、C1b、C1cは従来と同様の構成である。終段の並列接続P3は、コンデンサC5及び第1のバラクタダイオードVD4を介して基準電位点に接続されており、バラクタダイオードVD4には抵抗R4、R5を介してチューニング電圧Vtが印加されている。

上記並列接続P3の出力端は、インダクタンスL5、L6の直列接続を介して端子Poutに接続され、インダクタンスL5、L6の接続点と基準電位点との間にはコンデンサC6、インダクタンスL7及び第2のバラクタダイオードVD5が直

列に接続されている。そして、バラクタダイオードVD5には抵抗R5を介してチューニング電圧Vtが印加されている。これらインダクタンスL5、L6、L7、コンデンサC6及びバラクタダイオードVD5でバックトーク妨害阻止用のトラップ回路Vtrが構成される。

なお、端子Poutは混合器(図示せず)に接続され、端子Poutから出力されたRF信号は局部発振出力と混合されて周波数変換される。

次に、このように構成された実施例の動作について第2図を参照して説明する。

第2図は、上記実施例の周波数特性を示す特性図であり、横軸は周波数を、縦軸はレスポンスを示す。

チューニング電圧Vtが、希望とする受信チャンネルの周波数に合わせて可変されると、第1、第2のバラクタダイオードVD4、VD5が共通に容量の変化を受ける。バラクタダイオードVD4の容量が変化すると、並列接続P3の出力端と基準電位点との間のインダクタンスが変化し、ローパス特性

のカットオフ周波数を移動させる。また、バラクタダイオードVD5が変化することにより、トラップ回路Vtrのトラップ周波数を移動させる。このように、チューニング電圧Vtの変化によってフィルター特性が変化するが、第2図の実線はチューニング電圧Vtが高い場合の特性を示し、破線は低い場合を示している。

チューニング電圧Vtが高い場合には、バラクタダイオードVD4、VD5の容量は小さく、トラップ周波数及びカットオフ周波数は共に高い周波数側に移動して、カットオフ周波数を与えるレスポンス点よりローパスフィルタ特有のスロープを形成してレスポンスが低下している。反対にチューニング電圧Vtを低下させると、バラクタダイオードVD4、VD5の容量が増加し、トラップ周波数及びカットオフ周波数は低い周波数側に移動する。破線におけるトラップ特性部Dはトラップ周波数低下により、カットオフ周波数近傍において減衰が大きくなったものである。また、先に示した第9図の特性に似て、トラップ特性部

(7)

## 特開平1-238321(5)

Dの上側にレスポンスが大きくなる特性部Eが生じる。しかし本回路の場合は、第1のバラクタダイオードVD4によるローパス特性のカットオフ周波数が移動することによって上記特性部Eは、第9図の特性より低い。その分バックトーク妨害となるハイチャンネル周波数の阻止が確実に行われることになる。

次に、カットオフ点より上側の特性部Fは、周波数帯域の入力漏洩を阻止するのであるが、本回路の特性の場合、第9図と比較して、レスポンスが上昇することなく、トラップレベルを一定にしたまま、周波数が下側にずれたかたちになっている。このため第8図の回路に比べ周波数帯域の入力漏洩を排除する能力は高いものである。

このように、本実施例は、第8図に示すトラップ方式を改良し、ローチャンネル受信時におけるトラップ回路Vpの特性に、第10図のローパス特性可変機能を持たせるようにしたものである。

このような特性により、チューニング電圧を低

下させてローチャンネルを受信する場合、ハイチャンネル側の周波数及び周波数帯域を確実にカットすることができるので、バックトーク特性及び周波数帯域からの入力漏洩特性を改善することができる。

いま、このような特性を得るために、第8図及び第10図に示す従来の回路を甲に組合わせた場合には、バラクタダイオードの部品点数はVD1、VD2、VD3の3点、インダクタンスは並列接続P1～P3を構成するインダクタンスの3点とL1、L2、L3、L4との7点、コンデンサは並列接続P1～P3を構成するコンデンサの3点とC1a～C1d、C2～C4との10点、抵抗はR1～R3の3点の計23点の部品が必要である。一方、実施例では、バラクタダイオードの部品点数はVD4、VD5の2点、インダクタンスは並列接続P1～P3を構成するインダクタンスの3点とL5～L7との6点、コンデンサは並列接続P1～P3を構成するコンデンサの3点とC1a～C1c、C5、C6との8点、抵抗はR4、R5の

2点の計18点の部品で構成することができる。このように、本実施例回路は部品点数が少なく、コストの低減が可能である。

ところで、第8図において基準電位点側に設けたコンデンサC1a、C1b、C1c、C1dのいずれの容量値を変化させてもカットオフ周波数を変化させることができる。

第3図は第1図に示す回路において、コンデンサC1cに代えてコンデンサC5'及びバラクタダイオードVD4'の並列回路を設けた例であるが、この場合には第4図に示す特性となる。なお、この図も実験はハイチャンネル受信時の特性を示し、破線はローチャンネル受信時の特性を示している。第4図の特性によれば、第2図の特性と異なり、レスポンスの高くなる特性部E'がEのように顕著されていない。したがって、この領域においてバックトーク特性が悪化してしまう。また、コンデンサC1a又はコンデンサC1bをバラクタダイオードに代えた場合には、チューニング電圧Vtを供給するラインを通して周波数帯域出力が顕著

する欠点がある。このため、設計特性より実際の特性はずれ、性能が低下してしまう。以上の実験結果を検討して、本実施例のように、コンデンサC1dを可変にする方式が最適であることが確認された。

なお、トラップ回路Vpは第5図a、bに示すように構成しても良い。第5図aにおいてT1は、並列接続P3の出力端に接続され、T2は端子Poutに相当する。このような回路は、第1図の等価回路であってコイルL8とコンデンサC8及びバラクタダイオードVD6の並列接続によってトラップ周波数が可変される。又、第5図bは、可変容量ダイオードとしてVD7とVD8の2個による逆直列接続を用いたもので、チューニング電圧Vtは、これらの交点に印加する。このような回路によりトラップ特性が改善される。尚、L9、L10、L11はそれぞれ第1図のL5、L6、L7に対応している。

第6図に第1 バラクタダイオードVD4によるカットオフ周波数可変部の他の回路例をそれぞれ



(8)

## 特開平1-238321 (6)

れ示している。T1は並列接続P3の出力端に接続される端子、T1'は回路を2ポート回路として見た場合の出力端である。

第6図aは、バラクタダイオードVD9に直列にインダクタンスL12を接続したものである。この場合、L12は小さく設定し、変化比を改善する。第6図bはバラクタダイオードVD10、VD11を逆方向に直列接続してある。このようなバラクタダイオードの使い方も第5図bと同様に特性を改善することができる。第6図cは並列接続のバラクタダイオードVD12、VD13を設け、これら並列接続に更に固定容量のコンデンサC9を接続してある。これにより、必要な接地容量値を確保している。これら第5図及び第6図に示す回路を用いても部品点数の増加は1、2点であり、第1図に示す実施例より、トラップ周波数、カットオフ周波数等の変化比が改善され、バックトーク特性及び入力漏洩特性を改善することができることは明らかである。

なお、本実施例はトラップ効果を有する並列接

続は3段の場合の例であるが、特に段数を限定する必要はない。

## 【発明の効果】


以上説明したように本発明によれば、簡単な回路構成でバックトーク特性及び入力漏洩特性を改善することができる。

## 4. 図面の簡単な説明


第1図は本発明に係るチューナの入力回路の一実施例を示す回路図、第2図及び第3図は第1図に示す実施例の特性を説明するための特性図及び回路図、第4図は第3図に示す回路の特性を示す特性図、第5図は本発明に使用するトラップ回路の他の例をそれぞれ示す回路図、第6図は同様にカットオフ周波数制御部の他の例を示す回路図、第7図は本発明を利用するアップダウンチューナを示すブロック図、第8図は従来のチューナの入力回路の一例を示す回路図、第9図はその選択特性を示す特性図、第10図は従来の入力回路の別の例を示す回路図、第11図はその選択特性を示す特性図である。

P<sub>in</sub>—入力端子、P<sub>out</sub>—出力端子、  
VD4、VD5—バラクタダイオード、  
C1a～C1c、C5、C6—コンデンサ、  
V<sub>1</sub>—トラップ回路


代理人 弁理士 伊 藤 道



第1図




第2図






第3図

(9)



特開平1-238321(7)




第4図




第5図




第6図




第7図




第8図



第9図



第10図



第11図